Xilinx 的 HDL Coding 技巧集合，挺适合刚入门或者想提升 Verilog/VHDL 代码风格的你看一眼。内容不花哨，但实用，尤其在写状态机或者搞模块复用这块，帮你避开不少坑。 状态机的写法、信号同步、case 语句的优化这些，书上不一定讲得细，这里却总结得蛮到位的，结合实际开发经验讲
C++ 0 次浏览
1.1工作环境：使用STM3210B-MCKIT入门套件，完全激活永磁同步电机磁场定向控制软件库。建议首先获取入门工具包以便快速使用和评估软件。支持的工作区包括IAR EWARM v.5.20，KEIL RVMDK v.3.22和Green Hills MULTI v.5.0.3。可以使用IAR进行
C 21 次浏览
Xilinx 的 FPGA 开发教程更新到了 61-120 这一段，内容更扎实，细节也更丰富。涵盖从 IP 核使用、系统设计，到高速接口调试、功耗优化，基本是干货满满。尤其是你已经摸过 Vivado、写过点Verilog或者VHDL，那这套资料就挺适合进阶了。 教程里的IP 核整合讲得比较细，像用A
WindowsPhone 0 次浏览
Xilinx_FPGA 开发实用教程(121-180)这部分内容挺适合刚接触 FPGA 的开发者。从基础到进阶，内容涵盖了 Xilinx FPGA 的开发环境配置、硬件设计、以及如何使用 Verilog 语言编写代码。比较重要的是它的实际案例，能帮你快速理解 FPGA 开发的具体流程。如果你想深入理
WindowsPhone 0 次浏览
有一些xilinx ISE软件的license破解方法可以在网上找到，使用这些方法可以支持ISE14.1、ISE14.2、ISE14.3、ISE14.4和ISE14.5等版本。但需要注意的是，破解软件存在风险，请自行评估并确保符合法律法规。
C 20 次浏览
Xilinx 的XADC模块是 FPGA 设计中的一个得力助手，适合需要模拟信号的项目。用 Verilog 编程时，XADC 让你能轻松实现模拟到数字的转换，不用再费劲手动复杂的模拟信号。它的模拟前端设计贴心，可以接收外部模拟信号，并做好增益调节、滤波和偏置，确保信号质量不错。多个采样保持放大器还能
小程序 0 次浏览
Xilinx 的 FPGA 开发教程翻到第 421-480 页了，内容挺扎实，覆盖了不少进阶用法。像状态机优化、时序约束、Vivado 里的综合技巧，讲得都蛮细。你要是之前啃过前面几百页，这一段看起来会更有收获，思路一下就打开了。 Verilog 语法用得还比较灵活，比如多进程同步、边沿检测那块，配
WindowsPhone 0 次浏览
FPGA 的 MIL-STD-1553B 协议实现源码，真的是省心省力的一套方案。支持BC、BM、RT三种工作模式，适配Xilinx、Altera、Actel全系列芯片，不挑平台、扩展性还挺强。模块接口设计得比较清爽，拿来就能用，改起来也方便，适合做项目的时候快速上手。 协议实现部分用 Verilo
快应用 0 次浏览