引脚排列和调试端口引脚-实验模态分析经典资料（allemang rj）

5.3引脚排列和调试端口引脚STM32L4 MCU的不同封装有不同的有效引脚数。因此，一些与引脚可用性有关的功能可能会因封装不同而不同。 5.3.1 SWJ调试端口引脚五个引脚被用作SWJ-DP的端口，作为通用I/O （GPIO）的复用功能。所有封装（如表5所示）都提供这些引脚。 5.3.2灵活的SWJ-DP引脚分配复位（SYSRESETn或PORESETn）后，会将用于SWJ-DP的全部5个引脚指定为专用引脚，可供调试工具立即使用（请注意，除非由调试工具明确编程，否则不分配跟踪输出）。然而， STM32L4 MCU实现了一个寄存器以禁用所有或部分的SWJ-DP端口，以此释放相关端口用于通用I/O。此寄存器映射至连在Cortex®-M4系统总线的一个APB桥上。它由用户软件程序而不是调试器主机编程。表6显示了释放一些引脚的多种可能。若需更多详细信息，请参见STM32L4x6基于ARM®内核的32位高级MCU参考手册（RM0351）。表5.调试端口引脚分配SWJ-DP引脚名称JTAG调试端口SW调试端口引脚分配类型说明类型调试分配JTMS/SWDIO I JTAG测试模式选择I/O串行线数据输入/输出PA13 JTCK/SWCLK I JTAG测试时钟I串行线时钟PA14 JTDI I JTAG测试数据输入- - PA15 JTDO/TRACESWO O JTAG测试数据输出- TRACESWO （如果使能异步跟踪） PB3 JNTRST I JTAG测试nReset - - PB4表6.用到的SWJ I/O引脚可用的调试端口用到的SWJ I/O引脚PA13/ JTMS/ SWDIO PA14 / JTCK/ SWCLK PA15 / JTDI PB3 / JTDO PB4/ JNTRST全部SWJ (JTAG-DP + SW-DP) -复位状态X X X全部SWJ (JTAG-DP + SW-DP)，但不包括JNTRST X X禁止JTAG-DP和使能SW-DP X X禁止JTAG-DP和禁止SW-DP已释放