Verilog HDL与数字ASIC设计基础
Verilog HDL 的入门资料看过不少，这本《Verilog HDL 与数字 ASIC 设计基础.pdf》算是比较系统、实用的一本。讲得不只是 Verilog 的语法细节，还顺带把整个数字 ASIC 设计流程梳理了一遍，适合想从 FPGA 玩到芯片流片的同学。
Verilog 模块怎么写、测试平台怎么搭、仿真怎么跑，这里面都有，而且用的都是比较实战的套路，读完之后你写 RTL 代码会顺多。尤其对那些还在绕always @(posedge clk)和#10这些语法弯路的，有。
ASIC 那部分也挺扎实，从前期需求到后端 GDSII，都有提到一些关键节点。比如时序、功耗优化这些概念，讲得不枯燥，还带点例子。就算你现在只是用 Verilog 做点 FPGA 练习，提前了解这些也不亏。
顺手也可以配着几个在线资源看，比如VCS 中文指南和Verilog 手册，搭配起来更清晰。
如果你准备转数模混合设计、流片或者想跳槽去搞 ASIC 开发，这本 PDF 可以提前打个底子，少走些弯路。
文件大小：10.72MB
评论区