（1）4个按键分别设置4位数码管上的显示数字，当按键设置的数字与设置的4位密码一致时，蜂鸣器响，表示锁打开； （2）具备通过按键手动修改数字密码的功能； （3）具备按键消抖电路功能； （4）一定时间内无操作数字显示回到初始状态，数码管显示倒计时。
VB 23 次浏览
应用FPGA，采用PLL频率合成技术，设计整数/半整数频率合成器，输出范围1 kHz～999.5 kHz，步进频率0.5 kHz。系统性能指标提高，直观易用，可用于教学实验、频率源、频率计。
IOS 30 次浏览
手持频谱分析仪项目利用中频数字化技术，实现轻量、可配置与低功耗。数字下变频器DDC采用ISL5216，配合高性能FPGA，构成数字信号处理前端。然而，该前端存在局限，如ISL5216信号处理带宽受限、系统集成度不高。为此，项目正基于Xilinx Spartan3A—DSP系列FPGA，研发高速高处理
bada 20 次浏览
通过利用计数分频实现16位计数器，适用于altera公司的ep3c芯片。仅供初学者参考。
C 28 次浏览
涵盖前端、后端、移动开发、操作系统、人工智能、物联网、信息化管理、数据库、硬件开发、大数据、课程资源、音视频、网站开发等技术领域项目源码，包括STM32、ESP8266、PHP、QT、Linux、iOS、C++、Java、python、web、C#、EDA、proteus、RTOS等项目源码。所有源
C++ 26 次浏览
8.6章节介绍了在结果源代码中使用行程长度编码（RLE）压缩位图的方法。RLE压缩适用于像素序列中有很多相同颜色的情况，能够有效减小位图的大小。然而，对于摄影图片并不建议使用压缩，因为它们的像素序列通常不相同。使用RLE压缩会增加位图显示的解压时间。如果需要保存位图时使用RLE压缩，可选择压缩的输出
C 27 次浏览