Xilinx XADC IP模块Verilog模拟信号转换模块 Xilinx 的XADC模块是 FPGA 设计中的一个得力助手,适合需要模拟信号的项目。用 Verilog 编程时,XADC 让你能轻松实现模拟到数字的转换,不用再费劲手动复杂的模拟信号。它的模拟前端设计贴心,可以接收外部模拟信号,并做好增益调节、滤波和偏置,确保信号质量不错。多个采样保持放大器还能 小程序 0 次浏览 2025-06-04
手工模拟IP、TCP、UDP协议的代码学习案例 这段代码是多年前为了学习底层通信协议而手工模拟的,涉及IP、TCP、UDP三种协议。虽然代码测试时可以使用,但因为年代较久,目前已无法编译。即便如此,该代码仍然非常适合用于学习和理解底层协议通信的概念与实现。 C++ 17 次浏览 2024-10-27
自动修改IP 经常带着笔记本四处奔跑,难免经常更改IP地址,结合网上资源,为了方便我在VS2010利用C#编写了这个winform程序,实现了对IP配置的管理方便快速更改与保存,并附上源码与安装包。 C# 19 次浏览 2024-07-27