12位高速SAR ADC设计与实现
12 位高速 SAR ADC 的实现听起来是不是挺高大上的?其实它的设计有意思,主要目标就是让采样率达到 80 MS/s。你可以想象一下,它是如何通过改进采样保持电路、数模转换器(DAC)、比较器和时钟电路来提高性能的。比如说,采用了栅压自举开关和下极板采样技术来减少噪声和提高精度。还用了含冗余位的分段式 DAC,这样就能大幅提升转换速度,避免高段电容阵列出现的非线性误差。再加上动态预放大级再生比较器,功耗降了,速度还提升了,整体设计相当巧妙。除此之外,数字校准方式还稳定了多相时钟的频率,了温度、工艺等因素对时钟频率的影响。经过 40nm CMOS 工艺的优化,功耗控制得也蛮不错,仅为 4.06 mW。,这个 12 位高速 SAR ADC 的设计效果挺符合预期,性能也强,未来应用前景广阔哦。
3.87MB
文件大小:
评论区