IEEE SystemVerilog 1800-2017 标准
IEEE SystemVerilog 1800-2017 标准是验证硬件设计的语言标准。它定义了 SystemVerilog 语言的语法和语义。该标准于 2017 年发布，是 SystemVerilog 语言的当前版本。
文件大小：15.78MB
评论区