优化小数分频器设计
提出整数和小数分频器的算法和结构，优化设计奇数、半整数分频器，重点优化任意小数分频器。用Verilog硬件描述语言进行设计，并在Qustus Ⅱ进行了仿真验证。
文件大小：191KB
文件大小：191KB
评论区