FPGA Verilog交通灯状态机示例
红绿灯切换的 Verilog 小例子，逻辑简单又挺有代表性，适合拿来练手做状态机设计。整个流程用几个状态就能跑通，红灯、黄灯、绿灯依次切换，节奏清晰，写起来也比较顺，适合刚上手 FPGA 的你。
状态机的思路还是比较经典的case分支，几个always块就能搞定切换逻辑和计时。嗯，像这种交通灯的场景，还蛮常用在入门教学或者 EDA 实验课上的。
代码写法上挺规整，用的是posedge clk触发，记得加上reset，不然仿真时状态跳得会乱。定时用计数器来实现也比较稳，省得写太复杂的时序逻辑。
如果你还不熟状态机逻辑，可以先看看状态模式的状态机实现，虽然是用 Python 写的，但概念上是通的。
另外，想深入了解 FPGA 设计的兄弟也可以翻下EDA 和 Verilog 半加器，思路蛮清楚的。
，这个交通灯例子还挺适合练 Verilog 和熟悉状态机。如果你正好在学always语句块、case语句或者posedge触发机制，拿它练练手，还挺合适的。
文件大小：3.33KB
评论区